韩媒：三星采用台积电3nm工艺为英伟达NVHBM制造基座晶粒

2026年10月18日，韩国《首尔经济日报》发布报道称，三星电子已决定在生产英伟达定制高带宽存储器"NVHBM"时，将堆栈底部的基座晶粒（base die）交由台积电以3nm工艺代工。

（《首尔经济日报》报道标题）

英伟达于2026年8月26日公开了自研定制HBM产品NVHBM。其核心设计是将原本位于GPU（英伟达称XPU）内部的存储控制器移入HBM堆栈底部的基座晶粒，并搭配自研的物理层接口（PHY）。按照英伟达官方说法，这一结构可将PHY及相关辅助电路面积缩减最高67%，为XPU计算芯片腾出最高25%的面积用于算力电路，同时标称单堆栈带宽较标准HBM4E提升最高30%、HBM功耗降低最高15%——需要说明的是，这些均为设计层面的标称值，尚无量产实测数据背书。

（NVHMB与标准HBM晶粒面积对比图）

据《首尔经济日报》报道，英伟达向承接NVHBM生产的三星、SK海力士和美光提出统一要求：基座晶粒一律采用台积电3nm工艺，承载存储功能的核心晶粒（core die）则统一为第六代1c DRAM工艺。三星DS部门经内部审议后接受了条件。三星同时明确，标准HBM产品仍维持从DRAM设计、基座晶粒制造到先进封装的一体化生产模式——其于今年2月全球率先量产的第六代HBM4以及正在量产验证中的第七代HBM4E，基座晶粒继续使用自家4nm工艺，核心晶粒由华城、平泽工厂的1c产线自制；为AMD等其他客户定制的HBM同样坚持一体化生产。

为何指定台积电3nm？

表面上看，英伟达是在三家存储供应商之间"抹平"制造差异：各家的基座晶粒若用同一工艺、同一设计制造，英伟达便无需为每家供应商分别执行产品验证，也能在某家产能吃紧时更灵活地转移订单份额。但更深层的驱动力来自技术约束与供给缺口两端。

技术上，把存储控制器和PHY塞进基座晶粒，意味着要在有限面积内集成远多于传统HBM的电路，非3nm级超精细逻辑工艺不可，且成本控制要求足够高的良率。据《首尔经济日报》引述业界估计，台积电3nm良率在90%以上，而三星Foundry对标的2nm SF2工艺良率仅60%左右——对英伟达而言，将基座晶粒生产集中到台积电是更稳妥的选择。

供给端的压力更为现实。投行瑞银预计，2027年HBM需求量将同比增长91%至约6150亿Gb，而存储厂商的新增出货预计仅约5460亿Gb，存在约10%的供给缺口。三星的4nm基座晶粒产线仅分布于华城17线和平泽P3线的一部分，在现有标准HBM需求下已无余量承接NVHBM。而台积电正扩张产能——其台南Fab 18新增两条3nm产线，分别计划于今年下半年后（明上半年、后年上半年）量产，美国亚利桑那二厂和日本熊本二厂亦分别瞄准明三季度和2028年导入3nm。

一次得失参半的妥协

从订单层面看，三星换来了在英伟达供应链中的确定性席位。SK海力士此前凭借基座晶粒的先行布局长期占据英伟达HBM主力供应商地位，基座晶粒统一外包到台积电后，三家厂商的差异化被迫上移至DRAM良率、堆叠密度与散热表现——这理论上为三星和美光提供了与海力士在同一起跑线竞争的契机。

但从集团层面看，代价同样清晰。基座晶粒的制造收入流向了台积电，而这块业务恰是三星Foundry近年最重要的"补血"来源——有市场分析指出，正是HBM4的4nm基座晶粒订单激增，推动三星Foundry与System LSI部门合计营业亏损有望从2025年的6.74万亿韩元收窄至2026年的约3.92万亿韩元，减亏幅度约42%。英伟达这一单，等于把三星Foundry最看重的增长故事切走了一块。更微妙的是结构：三星的存储部门向自己最大的代工竞争对手采购元件，使三星同时身兼"供应商"与"客户"两种角色。

三星显然留有后手。报道引述业界人士称，三星正用自家2nm工艺验证NVHBM基座晶粒的生产，以防NVHBM需求超过台积电产能——毕竟台积电的3nm产线同时还在为高性能计算和智能手机芯片供货，分配额度存在天花板。不过，"自产验证"距离通过英伟达认证、距离规模量产都有相当距离，不能视为三星Foundry可即刻补位的保证。

（英伟达NVHBM）

尚需等待确认

需要强调的是，截至发稿，英伟达、三星、台积电、SK海力士、美光五家公司均未发布官方声明确认上述安排，所有工艺细节均源自《首尔经济日报》援引的匿名业界信源，NVHBM的带宽、功耗指标也尚未有量产实测数据。后续值得观察的节点是：各家财报电话会上的口径、NVHBM产品能否通过英伟达及其云客户的认证，以及一个更长远的问题——如果基座晶粒制造全面倒向台积电，三家存储供应商的"多元化采购"会不会反而在共同元件上形成新的单一瓶颈。