美光探索近GPU NAND与紧密耦合DRAM，填补HBM与SSD间隙

据外媒报道，美光科技正在探索两种新型存储架构，试图在高端AI芯片的内存层级中开辟新战场。美光公司副总裁Mark Kiehlbauch于2026年9月1日在台湾国际半导体展（SEMICON Taiwan）的存储高管峰会上系统阐述了这些技术方向。Kiehlbauch指出，AI模型参数规模已从约1亿膨胀至100万亿，行业"绝对正在撞上内存墙"，而功耗约束随着数据中心部署扩张愈发严峻。

(美光副总裁Mark Kiehlbauch演讲画面)

近GPU NAND的核心构想

美光正在研究的"近GPU NAND"架构，核心在于将高耐久性NAND闪存直接放置在GPU封装内部或紧邻GPU的PCB板上，从而缩短数据访问路径。与传统TLC或QLC NAND追求存储密度不同，这种近GPU NAND会牺牲部分密度以换取更高的I/O速度、带宽和读取耐久性。Kiehlbauch表示，由于密度降低，这种方案的成本会高于常规TLC或QLC NAND，但仍可比HBM和DRAM便宜约一个数量级。在存储层级中恰当部署，能够在性能、容量与成本之间取得更好平衡。

这一方案并非替代HBM，而是在AI内存层级中新增一个中间层。美光构想的完整层级从近计算端向外依次为：HBM → DDR/LPDDR主存 → CXL附加内存 → 高性能TLC SSD → 大容量QLC存储，每一层都在延迟、容量与成本之间做出不同权衡。近GPU NAND处理的是那些不需要HBM级别响应速度、但又不适合存放在远端存储池的数据，例如大语言模型的权重参数、可重用的推理数据以及KV缓存。

当前AI系统的存储层级呈现出明显的断层。美光已经量产的HBM4产品采用12层堆叠、容量为36GB，单堆叠带宽超过2.8TB/s，专为英伟达Vera Rubin平台设计。而在存储端，美光的9650 SSD作为业内首款PCIe Gen6数据中心固态硬盘，顺序读取速度可达28GB/s，随机读取IOPS高达550万。

然而，这两者之间存在数个数量级的性能与容量鸿沟。以256K token的上下文窗口为例，单个会话的KV缓存约为22GB，64个会话即膨胀至约1.4TB，1000个会话在1M token场景下可达约90TB。这些数字说明，仅靠HBM容量已无法覆盖完整的工作负载。

紧密耦合DRAM：带宽超越HBM十倍

在探索NAND靠近GPU的同时，美光还在推进另一项更为激进的技术——紧密耦合DRAM。这一概念将内存直接放置在逻辑芯片之上，大幅缩短数据在内存与处理器之间的传输距离。Kiehlbauch展示的演示文稿显示，逻辑芯片上直接集成内存的方案可提供超过HBM十倍以上的带宽，同时每比特能耗仅约0.75至1.00皮焦，而HBM的每比特能耗为2.75皮焦。

Kiehlbauch将这一方案描述为超越现有高带宽内存架构的下一步。通过在逻辑芯片上直接集成DRAM，美光试图扭转内存带宽与逻辑性能之间日益扩大的错配，同时降低数据搬运的能耗消耗。这与近GPU NAND形成互补：前者瞄准极致带宽，后者瞄准容量扩展与成本优化。

3D DRAM与存内计算

美光的探索并不止步于NAND和紧密耦合DRAM。Kiehlbauch透露，美光正在研究3D DRAM作为未来十年的持续扩展平台，因为传统平面DRAM正逼近愈发困难的物理极限。当前DRAM仍基于二维缩放，但随着横向尺寸进一步缩小，3D架构势在必行。先进DRAM制造已需要原子级工艺精度，美光认为晶圆键合、高性能3D CMOS、新型沟道材料、应力工程和电路创新等技术将是垂直扩展DRAM的关键。

先进键合技术将在DRAM和NAND领域扮演更重要角色。美光目前使用混合键合，但随着互连间距进一步缩小，未来将需要融合键合。对于DRAM而言，后键合光刻套刻精度要求已逼近约3纳米，这使得晶圆形变、对准和颗粒控制愈发具有挑战性。

在更远的未来，美光还在研究模拟计算架构，让矩阵和张量等特定运算直接在内存中进行，从而减少数据在内存与处理器之间反复搬运的需求。Kiehlbauch指出，这些技术有望从根本上改变数据搬运的能耗格局。

竞争对手的动作

在"后HBM"时代的存储竞争中，SK海力士与闪迪走在了前面。2026年8月4日，两家公司在加州圣克拉拉举行的FMS 2026大会上通过开放计算项目发布了首个高带宽闪存技术规范HBF。该规范支持8层或16层NAND裸片堆叠，最高容量可达512GB，带宽按等级划分从约0.4TB/s到3.0TB/s不等，并采用UCIe作为处理器接口。

闪迪在投资者材料中进一步披露，其首颗HBF存储裸片已完成流片，计划2027年推出面向推理场景的产品样品。流片意味着设计数据已移交晶圆厂，但这并不代表量产已经开始。SK海力士的时间表显示，FMS上展示的是HBF 0.7版本，完整规范预计2027年初发布，首批样品将于2028年初面世。闪迪还展示了一个测试案例：在特定AI推理场景中，配备4TB HBF的4颗GPU，其每秒输出token数接近配备192GB HBM的8颗GPU，同时GPU使用效率约提升2倍且总成本更低。

三星的垂直堆叠路线

三星电子在同一时期选择了另一条技术路径。在FMS 2026上，三星首次展出了zHBM和zNAND-O的概念模型。zHBM的核心创新在于将高带宽内存垂直堆叠在AI加速器上方，而非传统的并排布局。三星宣称，搭载下一代接口系统的zHBM可提供约8倍于HBM5的性能，内存密度提升超10倍，能效提高3倍，热阻降低逾50%。这一方案通过混合铜键合和多晶圆键合等先进封装工艺，压缩处理器与内存之间的物理传输距离。

与此同时，三星还推出了面向边缘AI场景的zNAND-O方案，采用4层或8层NAND堆叠，结合硅通孔技术进行3D封装，目标是为实时数据密集型应用提供低延迟和高I/O性能。此外，三星还发布了层数突破400层的V10 BV-NAND，存储密度较前代V9提升约58%。不过，三星明确表示zHBM和zNAND-O目前仅为概念模型，商业化时间表取决于与客户的联合设计和热管理技术验证。

AI内存架构重构

随着智能体AI的兴起，AI系统对内存的需求正从简单的问答交互转向需要实时检索历史数据、外部信息和长期积累知识的复杂任务。韩国科学技术院教授金正浩预测，在未来的AI时代，所需内存容量将是现在的100至1000倍。这一趋势推动存储产业从单纯比拼HBM容量和带宽，转向如何组合并安置不同类型的存储器。

美光的近GPU NAND与紧密耦合DRAM、SK海力士与闪迪的HBF标准、三星的zHBM与zNAND-O，本质上都在回答同一个问题：当HBM的容量和成本无法无限扩展时，如何在计算核心附近以合理的成本和功耗提供更大规模的存储空间。如果HBM决定AI系统的运算速度，那么HBF和近GPU NAND将决定系统能够处理的记忆容量规模。这场竞赛的胜负手，或许不在于谁最先推出更高容量的单颗存储芯片，而在于谁能最先证明其架构在真实工作负载中实现了性能、成本与耐久性的平衡。