长鑫科技4F²DRAM架构取得关键进展：自研VSG垂直晶体管突破漏电与短沟道难题

10月9日至10日，第四届集成芯片和芯粒大会在上海举行。长鑫科技总裁曹堪宇在演讲中系统介绍了长鑫在DRAM器件、4F²架构及混合键合等方向的技术探索，并确认预计2026年年底推出新一代DDR5RDIMM产品。

（长鑫科技总裁曹堪宇）

4F²架构最核心的创新，是自研VSG（Vertical Surrounded Gate，垂直环绕栅）晶体管。该器件采用垂直包围沟道结构，栅极从四周完整包裹竖立的硅沟道，电流沿垂直方向流动，栅极对沟道内电子的控制从“单侧”变为“环绕”，栅控能力显著增强，直接对准DRAM微缩的两大顽疾——漏电与短沟道效应。竖立排布的晶体管同时压缩了单元的平面占用面积，为存储密度提升腾出空间。

从6F²到4F²无法靠旧工艺“打补丁”。这一跨越的本质是晶体管沟道从水平布局转向竖立布局，6F²时代的设计与工艺流程无法完全复用。曹堪宇介绍，研发过程中长鑫围绕字线金属化、位线成型、结激活等关键工序展开攻关，重新整合整套工艺流程，以实现最优的性能与功耗比。

专利与论文的轨迹佐证了研发纵深。长鑫自成立之初即启动4F²研究与专利布局，公开专利族超过300件，数量领先海内外厂商；2021年发布大陆首篇4F²架构相关论文，又于2023年、2025年连续披露研发进展。

在混合键合方向，长鑫自2019年起独立自主研发，已公开专利数量位居全球前十；2025年在IEDM发表多层水平单元堆叠DRAM架构成果，首次在12英寸晶圆平台上完成DRAM与CMOS晶圆级键合的实验验证。这条“存储阵列与CMOS工艺解耦、晶圆级混合键合高速互联”的路线，正是破解传统一体化制造中阵列与外围电路互相牵制的关键钥匙。

此次演讲并未给出DDR5RDIMM的具体规格与精确上市时间。长鑫将4F²首代产品直接押注服务器RDIMM，等于自选最难的考场：产品需支撑7×24小时不间断运行，承受带电热插拔的电压冲击，通过不同厂商、不同代际CPU与主板的数百项兼容性测试，并在高速传输下保证信号沿较长模组走线不衰减、不误码。

什么是4F²？

DRAM存储单元由1个晶体管与1个电容（1T1C）构成。F代表光刻工艺能够实现的最小特征尺寸，单元面积以最小特征尺寸平方的倍数来衡量。当前行业主流的6F²架构自2007年沿用至今，而4F²意味着单元面积仅为4倍F²，约为6F²单元的三分之二，理论上在不缩小F的前提下即可带来约30%的密度提升。半导体研究机构SemiAnalysis指出，4F²已是单比特单元的理论极限——由于线与间距的最小周期为2F，单元面积不可能低于4F²，一旦走到这一步，水平微缩的旅程就基本到头了。

（6F²与4F²DRAM对比）

实现4F²的关键器件是垂直沟道晶体管：晶体管以及通往位线、电容的全部接触都必须塞进单元占地之内，只有把晶体管“立起来”、把沟道截面积压到约1F，才能在保持有效沟道长度的同时完成微缩。但代价是制造难度整体上升，垂直结构的外延生长、新型栅介质材料、为电荷存储而非开关速度定制的掺杂轮廓，每一项都是全新课题。

更棘手的矛盾在于存储阵列与外围电路的“工艺兼容”。阵列中的垂直晶体管需要专门的外延技术与精细的掺杂控制，外围逻辑电路则依赖高介电常数金属栅、应变硅沟道等先进逻辑工艺，两者若被绑定在同一晶圆上，只能互相妥协，反而抵消4F²的密度收益。

事实上，早期聚焦二维晶体管变革的4F²方案正是因此一度搁浅——高频信号路径上的位线晶体管被迫与存储阵列共享工艺，响应迟缓、寄生电阻偏高，性能始终不敌6F²。长鑫给出的解法是三维路线：让DRAM与CMOS工艺解耦，再以晶圆级混合键合实现高速互联，从而独立优化逻辑性能与单元密度。

改写竞争节奏

若年底如期交付，长鑫将把行业换代时间表提前约两年。三星与SK海力士均瞄准2028年前后导入4F²架构——前者已制备出基于4F²+VCT的可运行芯片，后者则与High-NA EUV导入同步推进；美光则尚未给出明确时间表。这意味着长鑫不只是“跟上”，而是在架构代际上首次实现抢先撞线。

商业含义同样直观。按行业测算，4F²可将单芯片存储密度提升30%~50%，单位容量的成本与功耗同步下降；同时该架构允许特征尺寸“回退”一至两代，显著降低对最先进光刻的依赖——对先进光刻设备获取受限的厂商而言，这等于在密度竞赛中找到了绕开EUV壁垒的通道。SemiAnalysis此前的分析指出，长鑫在2023年底公开的18纳米节点DRAM中即采用了基于垂直沟道晶体管的4F²布局，在三大原厂仍能靠缩小F延续6F²的窗口期，长鑫选择了更激进的架构转型，这本身就折射出制程追赶压力下的破局思路。

时点上，长鑫踩中了AI驱动的存储超级周期。三大原厂产能持续向HBM与服务器内存倾斜，传统DRAM合约价在2026年第一季度环比上涨93%~98%，TrendForce预计2026年全球DRAM产值将达6187亿美元。供给缺口与架构换代叠加，为4F²RDIMM提供了天然的导入窗口。