SK海力士路线图曝光：引入英特尔EMIB，推进下一代HBM 3D封装
关键词： SK海力士 HBM4 先进封装 混合键合 英特尔EMIB
8月24日消息，在Hot Chips 2026大会上，全球存储巨头SK海力士正式披露了其下一代高带宽内存（HBM）解决方案的先进封装技术路线图。SK海力士封装工程副总裁Jaesik Lee在题为“高带宽内存的先进封装”的主题演讲中明确表示，公司正积极引入包括英特尔EMIB在内的前沿封装技术，并计划在未来迈入真正的3D封装阶段，以应对AI时代日益严苛的算力与带宽需求。
随着AI大模型的爆发，HBM作为DRAM领域的关键解决方案，在节省空间、降低功耗和运营成本方面展现出巨大优势。在SK海力士的最新路线图中，HBM4将成为顶级旗舰产品。该产品DRAM密度高达24Gb，容量最高可达48GB，IO位宽增至2048个，带宽更是突破2TB/s大关。此外，HBM4在功耗效率上提升超40%，耐热性较HBM3E改善14%以上，其封装内部集成了超过2万个TSV（硅通孔）和1.6万余个底部微凸点。
在当前的制造工艺上，SK海力士已在16层（16-Hi）HBM3E方案中全面应用了先进的MR-MUF（整体回流+模塑底部填充）技术，并成功引入翘曲控制与窄间隙填充工艺。然而，随着带宽需求每两代近乎翻番，现有封装技术正面临2.2倍的热负担以及TSV面积持续增加的挑战。
为突破16层堆叠的物理极限，SK海力士正在加速探索混合键合（Hybrid Bonding）等前沿技术。数据显示，相较于传统的MR-MUF工艺，混合键合不仅能使核心芯片厚度增加24%，将TSV间距缩小至18微米以下，还能在增加堆叠层数的情况下，将热阻大幅降低35%。
与此同时，针对局部热点难题，SK海力士推出了名为I-HBM的缓解技术。该技术通过在HBM的D2D PHY区域嵌入高导热且电绝缘的冷却组件，构建专用散热路径，可额外降低30%以上的热阻，显著提升了系统的运行稳定性。
在系统级封装层面，SK海力士的幻灯片展示了其在2.5D HBM方案中对英特尔EMIB（嵌入式多芯片互连桥接）技术的整合。EMIB技术通过在封装基板内嵌入微型硅桥，实现了芯片间的高密度互连，不仅设计灵活，还能有效降低成本并提升良率。
8月24日消息，在Hot Chips 2026大会上，全球存储巨头SK海力士正式披露了其下一代高带宽内存（HBM）解决方案的先进封装技术路线图。SK海力士封装工程副总裁Jaesik Lee在题为“高带宽内存的先进封装”的主题演讲中明确表示，公司正积极引入包括英特尔EMIB在内的前沿封装技术，并计划在未来迈入真正的3D封装阶段，以应对AI时代日益严苛的算力与带宽需求。
随着AI大模型的爆发，HBM作为DRAM领域的关键解决方案，在节省空间、降低功耗和运营成本方面展现出巨大优势。在SK海力士的最新路线图中，HBM4将成为顶级旗舰产品。该产品DRAM密度高达24Gb，容量最高可达48GB，IO位宽增至2048个，带宽更是突破2TB/s大关。此外，HBM4在功耗效率上提升超40%，耐热性较HBM3E改善14%以上，其封装内部集成了超过2万个TSV（硅通孔）和1.6万余个底部微凸点。
在当前的制造工艺上，SK海力士已在16层（16-Hi）HBM3E方案中全面应用了先进的MR-MUF（整体回流+模塑底部填充）技术，并成功引入翘曲控制与窄间隙填充工艺。然而，随着带宽需求每两代近乎翻番，现有封装技术正面临2.2倍的热负担以及TSV面积持续增加的挑战。
为突破16层堆叠的物理极限，SK海力士正在加速探索混合键合（Hybrid Bonding）等前沿技术。数据显示，相较于传统的MR-MUF工艺，混合键合不仅能使核心芯片厚度增加24%，将TSV间距缩小至18微米以下，还能在增加堆叠层数的情况下，将热阻大幅降低35%。
与此同时，针对局部热点难题，SK海力士推出了名为I-HBM的缓解技术。该技术通过在HBM的D2D PHY区域嵌入高导热且电绝缘的冷却组件，构建专用散热路径，可额外降低30%以上的热阻，显著提升了系统的运行稳定性。
在系统级封装层面，SK海力士的幻灯片展示了其在2.5D HBM方案中对英特尔EMIB（嵌入式多芯片互连桥接）技术的整合。EMIB技术通过在封装基板内嵌入微型硅桥，实现了芯片间的高密度互连，不仅设计灵活，还能有效降低成本并提升良率。
SK海力士将EMIB与台积电的CoWoS系列技术并列展示，凸显了其在先进封装供应链上寻求多元化布局的战略意图。此前业内已有传闻，SK海力士正与英特尔在2.5D封装领域展开合作测试，以缓解当前行业面临的先进封装产能瓶颈。
未来，SK海力士的终极目标是实现与逻辑芯片更紧密的3D集成，即在AI加速器之上直接堆叠HBM。这一愿景的实现，需要设计、材料、客户工艺和中介层技术之间进行更深度的协同优化。随着HBM向16至20层甚至更高堆叠演进，先进封装已不再仅仅是后道工序，而是决定下一代AI芯片性能的核心壁垒。SK海力士通过此次技术路线图的全面披露，不仅展示了其在HBM领域的深厚技术储备，也向市场释放了其在先进封装赛道持续加码的强烈信号。
此前业内已有传闻，SK海力士正与英特尔在2.5D封装领域展开合作测试，以缓解当前行业面临的先进封装产能瓶颈。
未来，SK海力士的终极目标是实现与逻辑芯片更紧密的3D集成，即在AI加速器之上直接堆叠HBM。这一愿景的实现，需要设计、材料、客户工艺和中介层技术之间进行更深度的协同优化。随着HBM向16至20层甚至更高堆叠演进，先进封装已不再仅仅是后道工序，而是决定下一代AI芯片性能的核心壁垒。SK海力士通过此次技术路线图的全面披露，不仅展示了其在HBM领域的深厚技术储备，也向市场释放了其在先进封装赛道持续加码的强烈信号。
