IBM亚1纳米芯片惹争议，马斯克质疑命名具有误导性

不久前，IBM在纽约州约克城高地宣布推出全球首款亚1纳米芯片技术，核心节点为0.7纳米（7埃米），并宣称这是“全球最小、最强大的计算机芯片技术”。

然而，这一重磅发布却引来了多方质疑。特斯拉CEO埃隆·马斯克在社交平台X上公开反对，直言“0.7纳米”的命名具有误导性，并不能反映晶体管的真实尺寸。他认为，应该按照最小特征尺寸宽度对应的原子数量来命名制程节点，“这才是最准确的方式”。

（马斯克在X平台上的发言）

0.7纳米是“营销术语”

事实上，质疑IBM“0.7纳米”命名的并非马斯克一人。伊利诺伊大学材料科学与工程教授曹庆（Qing Cao）在接受《麻省理工科技评论》采访时表示，“0.7纳米”是一个营销术语，并不对应芯片的任何物理特征。他指出，晶体管之间的距离“在相当长一段时间内一直保持在约40纳米”。

此外，IEEE终身院士、国际器件与系统路线图（IRDS）主席保罗·加吉尼（Paolo Gargini）也曾长期批评半导体制程节点命名的混乱，他指出行业的节点数字“已经绝对没有任何意义，因为它与你在芯片上能找到的任何尺寸都无关”。

台积电企业研究副总裁黄汉森（H.-S. Philip Wong）在2020年设计自动化大会的主题演讲中，也强烈呼吁更新半导体工艺的指标和术语，主张采用密度指标（Density Metric）来全面衡量技术进步，而非继续沿用已脱离物理现实的纳米数字。

IBM回应质疑

面对命名争议，IBM在官方声明中解释称：“与近年来所有晶体管尺寸的命名方式一样，‘7埃（7Å）’指的是这一代采用特定制造工艺生产的芯片。‘7埃’并不是指以前芯片中接触金属导线的实际宽度，那个年代的芯片集成密度远低于今天。”

（IBM在亚1纳米芯片新闻稿中的表述）

IBM研究院院长杰伊·甘贝塔（Jay Gambetta）则强调，这一突破将芯片技术“从纳米时代推向了原子尺度”，重点在于架构创新而非单纯的尺寸缩小。

三巨头“各说各话”

当前全球半导体行业的制程节点命名已形成“各说各话”的局面，主要厂商采用不同体系：

台积电（TSMC）采用N前缀命名法，如N7、N5、N3、N2，代表内部工艺代际。其N3E工艺的实际晶体管密度约为1.67亿个/平方毫米，但物理栅长约为9纳米，远大于“3纳米”的标称。

三星（Samsung）采用SF前缀，如SF5、SF4、SF3、SF2。其SF3是全球首个采用全环绕栅极（GAA）架构的量产节点，但密度反而低于台积电N3E。

英特尔（Intel）在经历10纳米“营销困境”后，于2021年彻底改革命名体系，改用Intel 7、Intel 4、Intel 3、Intel 18A等标识，并明确称“18A”代表“埃米时代”（Angstrom Era）。其18A工艺（1.8纳米）采用GAA架构加背面供电技术，目标与台积电N2竞争。

行业命名乱象

半导体工艺节点命名与物理尺寸脱钩已有近30年历史。在1970年代至1990年代中期，节点名称确实对应晶体管栅级长度（gate length），但自1997年英特尔250纳米节点的实际栅长为200纳米开始，节点命名与实际尺寸不一致的现象逐渐成为行业惯例。

（英特尔制程节点和栅级长度对照图）

为了解决命名乱象，IEEE的加吉尼提出的“GMT”三数指标（接触栅距G、金属间距M、层数T），以及台积电黄汉森倡导的密度指标，都是试图为行业建立更客观标准。但正如IEEE旗下的科技期刊IEEE Spectrum所言，“在一个极度竞争的行业中，各位专家能否团结在一个标准背后面？我们希望如此。”

在芯片制程逼近原子尺度的今天，或许马斯克提出的“按原子数命名”过于理想化，但行业确实需要一个更诚实、更统一的度量标准——否则，“纳米”将彻底沦为纯粹的营销话术。