三星为GAA晶体管“站台发声”多时

2021年6月，三星就率先宣布其基于GAA技术的3nm制程成已成功流片。

随后在2021年10月三星宣布将在2022年上半年抢先台积电量产3nm GAA制程工艺。

今年4月，三星基于GAA晶体管的3nm工艺良率才到10％—20％，远低于预期，这意味着公司需要付出更高的成本。

今年5月，业界再次传出消息，三星3nm良率问题已解决，3nm GAA制程将如期量产。

6月，三星的3nm制程已经进入了试验性量产。

然而就在几天后，市场却又传出三星因良率远低于目标延迟3纳米芯片量产的消息。

近日，三星正式宣布，基于3nm全环绕栅极（Gate－All－AroundT，简称［GAA］）制程工艺节点的芯片已经在其位于韩国的华城工厂启动大规模生产。

与5nm相比，三星电子初代3nm GAA工艺可较5nm降低多达45％的功耗，同时提升23％的性能和减少16％的面积占用。

展望未来，三星第二代3nm工艺更是可以将功耗降低多达50％，同时提升30％的性能和减少35％的面积占用。

GAA架构是“大胆而危险”的尝试

传统的平面晶体管（Planar FET）通过降低电压来节省功耗。

然而，平面晶体管的短沟道效应限制了电压的继续降低，而FinFET（鳍式场效应晶体管）的出现使得电压得以再次降低。

FinFET结构2011年便开始商业化，从22纳米就已经开始采用，至今已经经历了11年的发展。

虽然在芯片进入到5nm之后，采用FinFET结构的芯片开始出现漏电等问题，但是相比较于崭新的GAA结构，仍是相对稳定和成熟的技术。

但随着工艺的继续推进，FinFET已经不足以满足需求。

于是，GAA（Gate－all－around，环绕栅极）技术应运而生。

不过，三星认为采用纳米线沟道设计不仅复杂，且付出的成本可能也大于收益。

因此，三星设计了一种全新的GAA形式——MBCFET（Multi－Bridge－Channel FET，多桥－通道场效应管），采用多层堆叠的纳米片来替代GAAFET中的纳米线。

工艺不稳定等问题在每一代节点中都会面临，这需要时间和技术上的改进迭代。

GAA的工艺并不比FinFET简单，它的发展也需要一个改进的过程。

GAA虽然是在更小尺寸下更加被普遍看好的工艺结构，但在3nm技术节点中采用GAA架构，仍是一个值得商榷的问题。

所以高通等重要客户对三星的3nm制程工艺目前都保持观望态度，不敢随意进行尝试。

三星率先量产3nm的“成功学”

如果仅从0到1的角度来分析，三星是第一个量产3nm的厂商，相比较与台积电而言，固然是成功的。

根据三星官方公布的声明显示，基于其第一代的3nm GAA工艺的芯片与传统的5nm工艺芯片相比，功耗降低了45％，性能提高了23％，面积可减少16％。

不过，以上公布的数据与三星之前透露的数据（性能将提升30％，能耗降可低50％，逻辑面积效率提升超过45％）有一定程度的缩水。

3nm GAA技术采用了更宽通的纳米片，与采用窄通道纳米线的GAA技术相比能提供更高的性能和能耗比。

3nm GAA技术上，三星能够调整纳米晶体管的通道宽度，优化功耗和性能，从而能够满足客户的多元需求。

利用3nm   GAA技术，三星将能够调整纳米片的通道宽度，以优化功耗和性能，以满足各种客户需求。

抢先登陆并不保证竞争优势

三星此次抢先一步量产3nm芯片，并不意味着三星在与台积电竞争中占据了先机。

虽然三星采用市场现有方案，可以做到3nm GAA技术量产，但关键是成本会增加、交期会拉长、良率提升速度慢、品质不见得好。

三星仍未实际接获3nm订单，宣传意义应大于实质意义。

实际上这场竞争也没有绝对的输赢之分，因为绝大部分晶圆代工厂商已经完全告别了先进制程的竞赛。

这使得诸多客户只能在台积电和三星之间进行［非此即彼］的选择，而台积电一家的产能，也难以维持庞大的先进制程市场。

因此，哪怕三星的芯片有再次陷入性能滑铁卢的风险，也依旧会有大批量的厂商愿意去试错。

结尾：

此前，三星电子7nm和5nm制程产品均出现良率和功耗问题，使高通等头部客户转投台积电。近几个月来，三星电子的良率情况曝光和代工业务高管人事调整不断。

但本次三星电子能够如期完成3nm制程的量产，或有助于恢复下游客户的信心。其基于GAA晶体管的3nm制程也正式开启了新的晶体管时代。

未来，台积电、三星、英特尔等先进制程玩家的竞争仍将继续，这场逼近物理极限的战争“硝烟”正浓。