日本DNP成功开发1.4nm级纳米压印光刻掩膜版

据最新报道，日本大型印刷企业大日本印刷株式会社（DNP）近日在半导体制造领域取得重大突破。该公司宣布成功开发出具有10纳米电路线宽的纳米压印光刻（NIL）掩膜版，该技术可用于制造等同于1.4纳米级别的逻辑半导体，满足智能手机、数据中心和NAND闪存等尖端设备对芯片微型化的迫切需求。

纳米压印模板

突破传统光刻技术限制

随着智能手机、数据中心和人工智能设备对芯片性能需求的不断提升，半导体行业正面临制程微缩的技术挑战。目前主流的极紫外光刻（EUV）技术虽然能够满足先进制程需求，但其高昂的设备投入、巨大的能源消耗和复杂的操作流程成为行业发展的瓶颈。

DNP表示，自2003年以来，一直在开发NIL掩膜版，这种技术通过将电路图案直接压印到基板材料上，使制造商能够降低曝光工艺中的能源消耗。经过二十年的积累，DNP在高精度图案化方面成功积累了丰富的专业知识。

此次最新开发的NIL掩膜版具有10纳米线型图案，可替代部分EUV光刻工艺，促进没有EUV光刻生产线的客户制造尖端逻辑半导体。通过提供新型掩膜版，DNP将拓展客户在半导体制造工艺方面的选择，帮助降低制造成本和环境负担。

技术特点

DNP成功利用自对准双图案化（SADP）技术进一步缩小NIL掩膜版尺寸，该技术通过薄膜沉积和蚀刻电子束掩膜写入器形成的图案，使图案密度倍增。

除DNP长期积累的光掩膜制造技术和专业知识外，还应用了晶圆制造工艺技术，开发出具有10纳米电路线宽的新型NIL掩膜版。

新型NIL掩膜版满足了先进逻辑半导体对更精细电路线宽的需求，预计未来这种需求将持续扩大。

该技术还降低了尖端半导体制造中曝光工艺的功耗。借助使用NIL的超精细半导体节能处理技术，现在可将功耗降低至当前可用的曝光工艺（如氟化氩（ArF）浸入式和EUV）的约十分之一。

据DNP披露，公司已开始与多家半导体制造商进行NIL模板的评估工作，计划于2027年投入大规模生产。公司设定了在2030财年实现40亿日元NIL相关销售额的目标，显示出对这项技术商业化前景的充分信心。

产业意义深远

为了加速与产业界的对接与合作，DNP选择在东京国际展览中心开幕的“SEMICON Japan 2025”展会上，首次公开展示这款10nm线宽的纳米压印光刻掩膜版。

行业专家分析指出，DNP此次技术突破将对全球半导体产业格局产生深远影响。一方面，它为日本和全球半导体制造商提供了一条绕过EUV技术壁垒的发展路径；另一方面，其低能耗特性符合全球绿色制造趋势，有助于降低芯片生产的综合成本。

值得注意的是，这项技术的发布恰逢全球半导体供应链重组的关键时期。通过提供成本效益更高、能耗更低的替代方案，NIL技术有望成为重塑全球半导体制造版图的重要力量。

DNP表示，公司将继续深化与半导体制造商的合作，进一步推进NIL模板技术的研发和产能建设，以满足未来日益增长的高端芯片制造需求。

然而，将先进技术成功导入大规模量产仍面临诸多挑战。行业分析指出，该技术未来的关注重点将集中在“量产良率、生产节拍（吞吐量），以及与现有半导体制造工艺的整合能力”等方面。这些因素将直接决定其成本效益和市场接受度。能否与光刻胶、蚀刻、检测等上下游环节顺畅配合，将是纳米压印技术能否从“可行”走向“主流”的关键。

在全球半导体技术竞赛日益激烈的背景下，DNP在1.4nm级纳米压印掩膜版上的突破，为产业提供了新的技术想象空间。它不仅代表了日本在半导体材料领域持续创新的能力，也可能在未来改变高端芯片制造的技术格局。随着2027年量产目标的逐步推进，这项技术能否成功开辟出属于纳米压印的“新航道”，值得整个行业持续关注。