NY8A054E 14 I/O + 5-channel PWM 8-bit EPROM-Based MCU

NY8A054E 14 I/O + 5-channel PWM 8-bit EPROM-Based MCU

1. 概述

     NY8A054E 是以EPROM作為記憶體的 8 位元微控制器，專為多組PWM的應用設計。例如燈控，遙控車應用。採用CMOS製程並同時提供客戶低成本、高性能、及高性價比等顯著優勢。NY8A054E 核心建立在RISC精簡指令集架構可以很容易地做編輯和控制，共有 55 條指令。除了少數指令需要 2 個時序，大多數指令都是 1 個時序即能完成，可以讓使用者輕鬆地以程式控制完成不同的應用。因此非常適合各種中低記憶容量但又複雜的應用。在I/O的資源方面，NY8A054E 有 14 根彈性的雙向I/O腳，每個I/O腳都有單獨的暫存器控制為輸入或輸出腳。而且每一個I/O腳位都有附加的程式控制功能如上拉或下拉電阻或開漏極(Open-Drain) 輸出。此外針對紅外線搖控的產品方面，NY8A054E內建了可選擇頻率的紅外載波發射口。

     NY8A054E 有三組計時器，可用系統頻率當作一般的計時的應用或者從外部訊號觸發來計數。另外NY8A054E 提供5 組 10 位元解析度的PWM輸出，1 組蜂鳴器輸出可用來驅動馬達、LED、或蜂鳴器等等。

    NY8A054E 採用雙時鐘機制，高速振盪或者低速振盪都可以分別選擇內部RC振盪或外部Crystal輸入。在雙時鐘機制下，NY8A054E 可選擇多種工作模式如正常模式(Normal)、慢速模式(Slow mode)、待機模式(Standby mode) 與睡眠模式(Halt mode)可節省電力消耗延長電池壽命。並且微控制器在使用內部RC高速振盪時，低速振盪可以同時使用外部精準的Crystal計時。可以維持高速處理同時又能精準計算真實時間。在省電的模式下如待機模式(Standby mode) 與睡眠模式(Halt mode)中，有多種事件可以觸發中斷喚醒NY8A054E進入正常操作模式(Normal) 或 慢速模(Slow mode) 來處理突發事件。

1.1 功能

 寬廣的工作電壓：

 2.0V ~ 5.5V @系統頻率 ≦8MHz。

 2.2V ~ 5.5V @系統頻率 > 8MHz。

 寬廣的工作温度：-40°C ~ 85°C。

 2Kx14 bits EPROM。

 128 bytes SRAM。

 14 根可分別單獨控制輸入輸出方向的I/O腳(GPIO)、PA[7:0]、PB[5:0]。

 PA[5:0] 及 PB[3:0] 可選擇輸入時使用內建下拉電阻。

 PA[7: 0] 及 PB[5:0] 可選擇輸入時使用上拉電阻。

 PB[5:0] 可選擇開漏極輸出(Open-Drain)。

 PA[5] 可選擇當作輸入或開漏極輸出(Open-Drain)。

 8 層程式堆棧(Stack)。

 存取資料有直接或間接定址模式。

 一組 8 位元上數計時器(Timer0)包含可程式化的頻率預除線路。

 二組 10 位元下數計時器(Timer1, 3)可選重複載入或連續下數計時。

 五個 10 位元脈衝寬度調變(PWM1, 2, 3, 4, 5)，PWM1/2 共用Timer1; PWM3/4/5 共用Timer3。

 一個蜂鳴器輸出(BZ1)。

 38/57KHz紅外線載波頻率可供選擇，同時載波之極性也可以根據數據作選擇。

 內建準確的低電壓偵測電路(LVD)。

 內建準確的電壓比較器(Voltage Comparator)。

 內建上電復位電路(POR)。

 內建低壓復位功能(LVR)。

 內建看門狗計時(WDT)，可由程式韌體控制開關。

 內建電阻頻率轉換器(RFC)功能。

 雙時鐘機制，系統可以隨時切換高速振盪或者低速振盪。

 高速振盪：E_HXT (超過 6MHz外部高速石英振盪)

E_XT (455K~6MHz外部石英振盪)

I_HRC (1~20MHz內部高速RC振盪)

 低速振盪：E_LXT (32KHz外部低速石英振盪)

I_LRC (內部 32KHz低速RC振盪)

 四種工作模式可隨系統需求調整電流消耗：正常模式(Normal)、慢速模式(Slow mode)、待機模式(Standby

mode) 與 睡眠模式(Halt mode)。

 八種硬體中斷：

 Timer0 溢位中斷。

 Timer1 借位中斷。

 Timer3 借位中斷。

 WDT 中斷。

 PA/PB 輸入狀態改變中斷。

 兩組外部中斷輸入。

 低電壓偵測中斷。

 NY8A054E在待機模式(Standby mode)下的八種喚醒中斷：

 Timer0 溢位中斷。

 Timer1 借位中斷。

 Timer3 借位中斷。

 WDT 中斷。

 PA/PB 輸入狀態改變中斷。

 兩組外部中斷輸入。

 低電壓偵測中斷。

NY8A054E在睡眠模式(Halt mode)下的四種喚醒中斷：

 WDT 中斷。

 PA/PB 輸入狀態改變中斷。

 兩組外部中斷輸入。

1.2 NY8A054E 與 NY8A054D 的主要差異

1.3 Block Diagram

2. Memory Organization NY8A054E memory is divided into two categories: one is program memory and the other is data memory. 

2.1 Program Memory The program memory space of NY8A054E is 2K words. Therefore, the Program Counter (PC) is 11-bit wide in  order to address any location of program memory. Some locations of program memory are reserved as interrupt entrance. Power-On Reset vector is located at  0x000. Software interrupt vector is located at 0x001. Internal and external hardware interrupt vector is located at  0x008. NY8A054E provides instruction CALL, GOTOA, CALLA to address 256 location of program space. NY8A054E provides instruction GOTO to address 512 location of program space. NY8A054E also provides instructions  LCALL and LGOTO to address any location of program space. When a call or interrupt is happening, next ROM address is written to top of the stack, when RET, RETIA or  RETIE instruction is executed, the top of stack data is read and load to PC. NY8A054E program ROM address 0x7FE~0x7FF are reserved space, if user tries to write code in these  addresses will get unexpected false functions. NY8A054E program ROM address 0x00E~0x00F are preset rolling code can be released and used as normal  program space.

2.2 Data Memory

      According to instructions used to access data memory, the data memory can be divided into three kinds ofcategories: one is R-page Special-function register (SFR) + General Purpose Register (GPR), another is F-pageSFR and the other is S-page SFR. GPR are made of SRAM and user can use them to store variables orintermediate results.

   R-page data memory is divided into 4 banks and can be accessed directly or indirectly through a SFR registerwhich is File Select Register (FSR). STATUS [7:6] are used as Bank register BK[1:0] to select one bank out ofthe 4 banks.

   R-page register can be divided into addressing mode: direct addressing mode and indirect addressing mode.

  The indirect addressing mode of data memory access is described in the following graph. This indirectaddressing mode is implied by accessing register INDF. The bank selection is determined by STATUS[7:6] andthe location selection is from FSR[6:0].

3、网址：www.baitaishengshi.com